I stopień - Elektronika i telekomunikacja

Kurs wspierający wykład z przedmiotu
Obwody i sygnały 
dla kierunku AiR, IBm i EiT sem. 2,
studia I stopnia  (WETI PG)
wersja 2023

Prowadzący: Czesław Stefański (cestef@pg.edu.pl)  i Iwona Kochańska (iwokocha@pg.edu.pl)

Kurs składa się z 15 godzinnego wykładu oraz 15 godzinnego laboratorium. Omawiane są najważniejsze zagadnienia dotyczące zasilaczy systemów elektronicznych. Na wykładzie prezentowane są podstawowe konfiguracje przetwornic impulsowych oraz stabilizatorów napięcia o działaniu ciągłym. Omawiana jest zasada działania, ważniejsze parametry oraz sposób analizowania i projektowania zasilaczy. W laboratorium wykonywane są dwa rodzaje ćwiczeń. W ćwiczeniach sprzętowych bada się różnego rodzaju zasilacze i dokonuje pomiarów ważniejszych parametrów. W ćwiczeniach symulacyjnych wykorzystuje się symulator obwodów elektrycznych do projektowania i  wyznaczania charakterystyk i parametrów zasilaczy.

Kurs pomocniczy dla przedmiotu Projektowanie Usług Telekomunikacyjnych realizowanego dla studentów  I stopnia Wydziału EiT na profilu Sieci Teleinformacyjne.

Student zapoznaje się z warstwowymi architekturami logicznymi sieci, klasyfikuje podstawowe problemy komunikacji sieciowej oraz identyfikuje i analizuje wybrane protokoły i mechanizmy sieci LAN i WAN

Cel przedmiotu: Zapoznanie z metodami projektowania i symulacji cyfrowych układów programowalnych i ASIC z wykorzystaniem języków opisu sprzętu.

Treści przedmiotu:

1. Wprowadzenie, znaczenie i zastosowania języków HDL. Historia powstania języka Verilog.

2. Poziomy opisu sprzętu (Verilog).

3. Metodologie projektowania. Prosty przykład.

4. Składnia języka Verilog.

5. Typy danych.

6. Zadania systemowe i dyrektywy kompilatora.

7. Moduły i porty.

8. Projektowanie na poziomie bramek logicznych.

9. Opóźnienia w bramkach.

10. Modelowanie na poziomie rejestrów.

11. Przypisanie ciągłe.

12. Wyrażenia i operatory.

13. Modelowanie na poziomie behawioralnym.

14. Funkcje i zadania.

15. Techniki modelowania.

16. Verilog 2001 zmiany w standardzie.

17. Geneza powstania języka VHDL.

18. Składnia języka i typy danych

19. Jednostki projektowe i ich architektury.

20. Osadzanie komponentów.

21. Przypisania współbieżne, zwykłe i warunkowe.

22. Opóźnienia, operacje współbieżne oraz czasowe.

23. Procesy.

24. Polecenia warunkowe i pętle.

25. Opóźnienia typu wait.

26. Funkcje i procedury.

27. Biblioteki i pakiety.

28. Biblioteka IEEE.

29. Synteza maszyn stanów.

Materiały wykładowe i ćwiczeniowe z przedmiotu Technika Bardzo Wysokich Częstotliwości Studia inżynierskie - semestr 4, kierunek Elektronika i Telekomunikacja