Celem przedmiotu jest zapoznanie studentów z zasadą działania, budową i parametrami eksploatacyjnymi systemów echolokacyjnych.
- Teacher: Andrzej Jedel
- Teacher: Iwona Kochańska
- Teacher: Jacek Marszal
- Teacher: Roman Salamon
- Teacher: Aleksander Schmidt
- Teacher: Dorota Toboła
1. "Technika obliczeniowa i symulacyjna" - wykład (Metody Numeryczne) dla EiT, sem. 2, na studiach I stopnia
Wykładowca: dr inż. B. Stawarz-Graczyk
2. "Technika obliczeniowa i symulacyjna" - wykład (z zagadnień dotyczących PSpice'a i Matlaba) dla EiT, sem. 2, na studiach I stopnia
Wykładowcy: dr inż. M. S. Makowski (PSpice) i dr inż. Jan Schmidt (Matlab)
Osoba odpowiedzialna za przedmiot: dr inż. Jan Schmidt KSON WETI PG
- Teacher: Marek Makowski
- Teacher: Jan Schmidt
- Teacher: Barbara Stawarz-Graczyk
- Teacher: Czesław Stefański
- Teacher: Arkadiusz Szewczyk
- Teacher: Dorota Toboła
Kurs dotyczący części laboratoryjnej przedmiotu Technika obliczeniowa i symulacyjna , studia I stopnia na WETI PG, sem. 2, kierunek EiT
Prowadzący:
dr I. Kochańska (iwona.kochanska@pg.edu.pl)
dr M. S. Makowski (makowsms@pg.edu.pl),
dr C. Stefański (cestef@pg.edu.pl).
- Teacher: Marek Makowski
- Teacher: Jan Schmidt
- Teacher: Czesław Stefański
- Teacher: Dorota Toboła
Wykład na kierunku EiT/ACiR/IBM sem. 2 st. inż.
- Teacher: Sylwia Babicz-Kiewlicz
- Teacher: Stanisław Galla
Kurs przeznaczony jest dla studentów VI semestru studiów pierwszego stopnia (inżynierskich) dla przedmiotu Systemy radiokomunikacyjne - projekt.
- Teacher: Andrzej Marczak
I stopień, Strumień EA, EiT, sem.5
- Teacher: Agnieszka Drewniak
- Teacher: Piotr Jasiński
- Teacher: PAWEŁ Kalinowski
- Teacher: KRYSTIAN Lankauf
- Teacher: KAMIL Osiński
Materiały do wykładu i ćwiczeń z przedmiotu
- Teacher: ARTUR Gańcza
- Teacher: Piotr Kaczmarek
Cel przedmiotu: Zapoznanie z metodami projektowania i symulacji cyfrowych układów programowalnych i ASIC z wykorzystaniem języków opisu sprzętu.
Treści przedmiotu:
1. Wprowadzenie, znaczenie i zastosowania języków HDL. Historia powstania języka Verilog.
2. Poziomy opisu sprzętu (Verilog).
3. Metodologie projektowania. Prosty przykład.
4. Składnia języka Verilog.
5. Typy danych.
6. Zadania systemowe i dyrektywy kompilatora.
7. Moduły i porty.
8. Projektowanie na poziomie bramek logicznych.
9. Opóźnienia w bramkach.
10. Modelowanie na poziomie rejestrów.
11. Przypisanie ciągłe.
12. Wyrażenia i operatory.
13. Modelowanie na poziomie behawioralnym.
14. Funkcje i zadania.
15. Techniki modelowania.
16. Verilog 2001 zmiany w standardzie.
17. Geneza powstania języka VHDL.
18. Składnia języka i typy danych
19. Jednostki projektowe i ich architektury.
20. Osadzanie komponentów.
21. Przypisania współbieżne, zwykłe i warunkowe.
22. Opóźnienia, operacje współbieżne oraz czasowe.
23. Procesy.
24. Polecenia warunkowe i pętle.
25. Opóźnienia typu wait.
26. Funkcje i procedury.
27. Biblioteki i pakiety.
28. Biblioteka IEEE.
29. Synteza maszyn stanów.
- Teacher: Marek Wójcikowski

- Teacher: TOMASZ Chludziński
- Teacher: Barbara Stawarz-Graczyk
- Teacher: Arkadiusz Szewczyk
EiT studia I stopinia, sem. zimowy 21/22
- Teacher: Natalia Kowalczyk
- Teacher: Magdalena Mazur-Milecka
- Teacher: Jacek Rumiński
- Teacher: Jakub Gierowski
- Teacher: Marcin Gnyba
- Teacher: KATARZYNA Karpienko
- Teacher: MONIKA Kosowska
- Teacher: Paulina Listewnik
- Teacher: DARIA Majchrowicz
- Teacher: Adam Mazikowski
- Teacher: Sandra Pawłowska
- Teacher: Małgorzata Szczerska
- Teacher: Małgorzata Gajewska
- Teacher: Sławomir Gajewski
- Teacher: Ryszard Katulski

Projekt dla studentów semestru 6 studiów 1. stopnia, kierunek: Telekomunikacja.
Studenci samodzielnie realizują zadania związane z uruchamianiem podstawowych algorytmów cyfrowego przetwarzania sygnałów na procesorze sygnałowym. Wykorzystywane są następujące algorytmy: generowanie sygnałów, filtracja FIR i IIR, analiza widmowa. W trakcie realizacji projektu studenci nabywają praktyczną wiedzę w zakresie: implementacji algorytmów przetwarzania sygnałów w postaci kodu w języku C; uruchamiania algorytmów na procesorze sygnałowym; testowania poprawności działania algorytmów, znajdowania i poprawiania błędów; interpretacji uzyskiwanych wyników.
Prowadzący: dr hab. inż. Grzegorz Szwoch, dr. inż. Piotr Odya, mgr inż. Adam Kurowski
- Teacher: Piotr Odya
- Teacher: Grzegorz Szwoch
Telekomunikacja, 6. semestr, studia I stopnia
- Teacher: Sebastian Cygert
- Teacher: Andrzej Czyżewski
- Teacher: Józef Kotus
- Teacher: Adam Kurowski
- Teacher: Michał Lech
- Teacher: Piotr Szczuko
- Teacher: Szymon Zaporowski
Telekomunikacja, 5. semestr, studia I stopnia
- Teacher: Sebastian Cygert
- Teacher: Andrzej Czyżewski
- Teacher: Arkadiusz Harasimiuk
- Teacher: Bożena Kostek
- Teacher: Józef Kotus
- Teacher: Piotr Odya
- Teacher: PIOTR Sokołowski
- Teacher: Maciej Szczodrak
- Teacher: Piotr Szczuko
- Teacher: Grzegorz Szwoch
- Teacher: Szymon Zaporowski
- Teacher: Lech Kilian
- Teacher: Iwona Kochańska
- Teacher: Dorota Toboła
- Teacher: Małgorzata Gajewska
- Teacher: Jarosław Sadowski
Zapoznanie z budową i możliwościami mikroelektronicznych systemów programowalnych, zbudowanych w oparciu o układy programowalne FPGA. Nauczenie studentów, w jaki sposób wewnątrz jednego układu FPGA utworzyć pełen mikroprocesorowy system wraz z procesorem, magistralami, układami peryferyjnymi i pamięcią. Zapoznanie z metodami uruchamiania takich systemów.
- Teacher: Marek Wójcikowski